|
第3篇回覆 主題: re:課後討論High K材料分析與應用
|
時間 : 2012-03-20 09:28:44 |
|
| 作者: 侯惠芳 |
|
|
由於未來科技的要求是High Performance, 所以CMOS Scaling是必要的，也就是 Channel
Length 及Gate Oxide的厚度須變薄，Gate Oxide厚度越做越薄時，漏電流會越來越嚴重，而且
Gate Oxide的厚度到45nm已經是極限了，所以45nm以下發展High K材料是必要的，因為使用較高介
電常數的氧化層，不電可以提高Performance，而且氧化層厚度也不用一直做薄，可以減少漏電流。
另一個可以提高Performance的方法就是將PolyGate換成Metal Film可以增加電子遷移的速率
(M)，所以在45nm以下既然氧化層材料要換所以連PolyGate也已起換掉，這就是為什麼45nm以下要發
展High K/Metal Gate. |
 |
|
|
第2篇回覆 主題: re:課後討論High K材料分析與應用
|
時間 : 2012-03-20 09:17:14 |
|
| 作者: 胡鳴遠 |
|
|
For HP and LSTP.
If SiO2(Gate Oxide) scaling down the leak current will increase. |
|
|
|
|
第1篇回覆 主題: re:課後討論High K材料分析與應用
|
時間 : 2012-03-20 08:42:57 |
|
| 作者: 侯信銘 |
|
|
|
Tranditional gate oxide (SiO2 / SION) can't be scaling down due to gate leakage limitation. |
|
|
|
